2004년10월24일 32번

[디지털 논리회로]
플립플롭으로 구성할 수 없는 회로는?

① 레지스터
② 카운터
③ RAM
④ 전가산기

(정답률: 알수없음)

문제 해설

전가산기는 덧셈 연산을 수행하는 회로로, 입력된 두 비트와 이전 단계에서의 자리올림수를 고려하여 결과를 출력합니다. 이러한 연산을 수행하기 위해서는 여러 개의 게이트가 복잡하게 연결되어야 하기 때문에, 플립플롭으로만 구성하는 것은 어렵습니다. 따라서 전가산기는 플립플롭으로 구성할 수 없는 회로 중 하나입니다. 반면, 레지스터, 카운터, RAM은 플립플롭으로 구성할 수 있는 회로입니다.

이전 문제 다음 문제